Mạch logic tuần tự
Mạch Logic tuần tự là mạch logic tổ hợp có các đơn vị bộ nhớ. Các mạch này không hoàn toàn phụ thuộc vào trạng thái đầu vào để cung cấp đầu ra. Chúng là các mạch logic hai trạng thái, có nghĩa là các mạch này có thể duy trì đầu ra liên tục ở mức cao ‘1’ hoặc thấp ‘0’ ngay cả khi đầu vào thay đổi theo thời gian. Trạng thái đầu ra chỉ có thể được thay đổi thông qua việc áp dụng xung kích hoạt trong các mạch tuần tự.
Biểu diễn cơ bản của mạch tuần tự được hiển thị dưới đây:
Phân loại mạch tuần tự
Các mạch tuần tự được phân chia dựa trên trạng thái kích hoạt của chúng, như được đề cập dưới đây:
- Mạch tuần tự hướng sự kiện
Chúng thuộc họ mạch logic tuần tự không đồng bộ. Chúng không có đồng hồ và có thể hoạt động ngay lập tức khi nhận được đầu vào. Đầu ra thay đổi ngay lập tức với sự kết hợp đầu vào. - Mạch tuần tự điều khiển đồng hồ
Chúng thuộc họ mạch logic tuần tự đồng bộ. Các mạch tuần tự này được điều khiển bằng đồng hồ. Điều đó có nghĩa là chúng yêu cầu tín hiệu đồng hồ để hoạt động với các tổ hợp đầu vào và tạo ra đầu ra. - Mạch tuần tự điều khiển xung
Các mạch tuần tự này có thể là mạch điều khiển theo đồng hồ hoặc không có đồng hồ. Trên thực tế, chúng kết hợp các thuộc tính của cả mạch tuần tự điều khiển theo sự kiện và đồng hồ.
Thuật ngữ 'đồng bộ' có nghĩa là tín hiệu đồng hồ có thể thay đổi trạng thái của mạch tuần tự mà không cần áp dụng bất kỳ tín hiệu bên ngoài nào. Trong khi ở các mạch không đồng bộ, cần có tín hiệu đầu vào bên ngoài để thiết lập lại mạch.
Thuật ngữ 'theo chu kỳ' có nghĩa là một phần đầu ra đang được đưa trở lại đầu vào dưới dạng đường dẫn phản hồi. Tuy nhiên, 'không tuần hoàn' trái ngược với tuần hoàn, biểu thị rằng không có đường phản hồi nào trong các mạch tuần tự.
Ví dụ về mạch tuần tự - Chốt & Flip Flops
Cả chốt và flip-flop đều là các mạch tuần tự, có những khác biệt nhất định về nguyên tắc hoạt động. Một chốt không bao gồm tín hiệu đồng hồ cho các trạng thái kích hoạt, trong khi các flip-flop yêu cầu kích hoạt đồng hồ như trong hình bên dưới:
Hình trên thể hiện chốt SR và flip-flop SR. Xung đồng hồ được hiển thị trong trường hợp flip-flop ở trên.
SR Flip Flop
Flip-flop SR cũng giống như chốt SR, có thêm chức năng đồng hồ. Bộ kích hoạt đồng hồ có chức năng đặt flip-flop ở trạng thái bật và flip-flop hoạt động không hoạt động khi không có xung đồng hồ.
Sơ đồ khối của SR Flip Flop được trình bày dưới đây:
Sơ đồ mạch
Flip-flop SR về cơ bản bao gồm các cổng NAND, giống như chốt SR. Tuy nhiên, đầu vào đồng hồ được chỉ định giữa hai cổng NAND đầu tiên để kích hoạt đồng hồ được chỉ định như được chỉ ra bên dưới:
Bảng chân lý
Bảng chân lý bao gồm tất cả bốn kết hợp đầu vào có thể có ở đầu cuối S & R cùng với hai trạng thái đầu ra, Q & được lập bảng dưới đây:
Đầu vào đồng hồ luôn được giữ ở mức E=1 để cho phép hoạt động của flip-flop SR. Bốn sự kết hợp đầu vào và đầu ra được thảo luận dưới đây:
1: Khi S=0, R=1 (Đặt):
Đầu ra Q đạt trạng thái cao khi S=0 & R=1
2: Khi S=1, R=0 (Đặt lại):
Đầu ra Q chuyển về 0 trong khi đầu ra Q'=1 khi S=1 & R=0.
3: Khi S=1, R=1 (Không thay đổi):
Đầu ra vẫn ở trạng thái trước đó như được ghi lại bởi flip flop SR.
4: Khi S=0, R=0 (Không xác định):
Các đầu ra không xác định được vì cả hai đầu vào đều ở mức thấp.
Sơ đồ chuyển mạch
Sơ đồ chuyển mạch flip-flop SR có thể được vẽ bên dưới cho các trạng thái cao và thấp của đầu vào 'S' & 'R' với đầu ra. Sơ đồ chuyển mạch có vẻ ổn cho đến khi cả hai trạng thái đầu vào chuyển sang '0' và đầu ra không hợp lệ. Sau trạng thái không hợp lệ, flip-flop SR trở nên không ổn định trong khi một đầu ra có thể chuyển đổi nhanh hơn đầu ra kia, dẫn đến hành vi không xác định.
Các loại SR Flip Flop:
Dép xỏ ngón SR có thể được chế tạo bằng cổng AND, NAND và NOR. Chi tiết cấu hình cùng với bảng chân lý của từng loại được thảo luận dưới đây.
1- Flip Flop SR cổng NAND dương
Flip-flop cổng NAND dương bổ sung thêm hai cổng NAND bổ sung trong flip-flop SR cơ bản. Cổng NAND dương chuyển sang trạng thái thiết lập và đặt lại bằng cách áp dụng đầu vào cao thay vì đầu vào thấp trong flip-flop SR cơ bản. Nói cách khác, đầu vào '1' tại cực 'S' sẽ cung cấp trạng thái thiết lập, trong khi đầu vào '1' tại cực 'R' sẽ cung cấp trạng thái đặt lại.
Hơn nữa, trường hợp trạng thái không hợp lệ hiện xuất hiện khi cả hai đầu vào đều ở mức cao trong khi cả hai đầu vào 0 đều không có thay đổi về đầu ra.
Flip Flop 2-Cổng NOR
Flip-flop SR cũng có thể được xây dựng bằng hai cổng NOR. Cấu hình này hoạt động tương tự như cấu hình cổng NAND dương. Các trạng thái thiết lập và đặt lại được kích hoạt bởi xung cao hoặc ‘1’ thay vì xung thấp hoặc ‘0’ trong cấu hình flip-flop SR cơ bản. Bảng chân lý hiển thị các trạng thái đầu ra tương tự như flip-flop SR cổng NAND dương.
Flip Flop SR 3 đồng hồ
Flip flop SR có đồng hồ lấy đầu vào từ hai cổng AND. Một trong những đầu vào của cổng AND là tín hiệu đầu vào cho các thiết bị đầu cuối của SR flip flop trong khi đầu vào thứ hai là đồng hồ hoặc kích hoạt. Xung đồng hồ đóng một vai trò quan trọng trong cấu hình này. Xung đồng hồ có thể chuyển đổi hai cổng NAND bổ sung để bật hoặc tắt theo yêu cầu nhằm kiểm soát tốt hơn trạng thái đầu ra. Khi kích hoạt đầu vào 'EN' ở mức cao, tất cả các chức năng của cổng NAND đều cung cấp đầu ra. Khi kích hoạt đầu vào 'EN' ở mức thấp, hai cổng NAND bổ sung sẽ bị ngắt kết nối và các trạng thái trước đó sẽ được ghi lại bằng flip flop SR.
Ứng dụng – Chuyển mạch gỡ lỗi
Dép xỏ ngón SR được kích hoạt ở cạnh và chúng chuyển đổi trạng thái khá trơn tru. Chúng có thể loại bỏ hiện tượng nảy của các switch cơ. Hiện tượng nảy xảy ra khi công tắc cơ bên ngoài không vận hành hoàn toàn các tiếp điểm bên trong và các tiếp điểm nảy lên trước khi đóng hoặc mở. Quá trình này tạo ra một loạt các tín hiệu không mong muốn có thể kích hoạt các cổng logic một cách bất ngờ trước khi áp dụng đầu vào thực tế.
Trong cấu hình gỡ lỗi công tắc, các tiếp điểm của công tắc cơ được kết nối với các đầu cực đặt và đặt lại của flip flop SR cơ bản như hình dưới đây:
Vì flip flop SR được kích hoạt ở cạnh nên trạng thái đầu vào bắt đầu sẽ được tính vào việc tạo đầu ra, bất kể sự biến động của đầu vào sau đó. Ngay cả khi xảy ra một loạt các trạng thái đóng mở do công tắc bật lên như minh họa bên dưới, thì đầu ra vẫn phải là một xung trơn tru.
Phần kết luận
Mạch logic tuần tự khác với mạch tổ hợp ở chỗ cơ sở các đơn vị bộ nhớ. Các mạch logic này phụ thuộc vào trạng thái đầu vào trong quá khứ cũng như trạng thái đầu vào hiện tại. Các mạch này có thể duy trì trạng thái đầu ra ở mức cao hoặc thấp ngay cả khi đầu vào thay đổi theo thời gian. Ví dụ phổ biến nhất của mạch logic tuần tự là flip flop SR. Chúng giống như chốt SR với các đơn vị bộ nhớ bổ sung.